Các con Chip hiện nay đang tồn tại ở trong hầu hết các vật dụng điện tử, nhận thấy vai trò đóng góp to lớn của Chip do đó trên thế giới ngành công nghiệp để sản xuất ra những con chip hay những vi mạch tich hợp này hiện đang là một trong những lĩnh vực mới mẻ và hứa hẹn nhiều tiềm năng. Vậy quy trình và những đòi hỏi về mặt kỹ thuật phải có chất lượng cao.

I. Quy trình thiết kế một ASIC (Application Specific Integrated Circuit): Mạch tích hợp ứng dụng cụ thể ASIC là linh kiện được sản xuất chưa hoàn chỉnh (hay một phần) bởi nhà cung cấp ASIC ở dạng tổng quát.
Quá trình chế tạo ban đầu này rất phức tạp, mất nhiều thời gian và là phần đắc tiền nhất trong toàn bộ quá trình sản xuất.
Kết quả của quá trình chế tạo ban đầu này sẽ là những chip silicon có các dải transistor chưa nối với nhau. Quá trình chế tạo sau cùng là quá trình kết nối các transistor với nhau, sẽ được hoàn tất khi người thiết kế chip có một thiết kế cụ thể và người này muốn thực hiện lên trên ASIC.
Nhà cung cấp ASIC thường có thể thực hiện điều này trong vài tuần và gọi đây là thời gian làm thay đổi hoàn toàn.
Có hai loại linh kiện ASIC, đó là dải cổng (gate array) và cell chuẩn (standard cell).

1. Dải cổng (Gate Array): Được chia thành hai loại dải cổng là dải cổng được chia kênh hay có kênh và dải cổng không có kênh:
- Dải cổng có kênh được sản xuất một hoặc vài hàng cell cơ bản ngang qua chip silicon. Một cell cơ bản bao gồm một số transistor. Các kênh giữa các hàng cell cơ bản được sử dụng để liên kết nối các cell cơ bản trong thời gian của quá trình sản xuất sau cùng theo yêu cầu khách hàng.
- Dải cổng không có kênh được sản xuất với rất nhiều cell cơ bản ngang qua chip silicon và không có các kênh chuyên dụng cho việc liên kết nối. Các dải cổng chứa từ vài ngàn cổng tương đương (như cổng NAND 2 ngõ vào) đến vài trăm ngàn cổng tương đương hoặc hơn nữa. Do không gian định tuyến (để liên kết nối) bị giới hạn trên các dải cổng có kênh, cho nên số lượng cổng này khó có thể được sử dụng hết tổng số cổng có sẵn (khoảng từ 70 đến 90%)
- Thư viện các cell do những nhà cung cấp dải cổng hỗ trợ sẽ bao gồm: các cổng logic cơ bản mẫu, thanh ghi, macro cứng và macro mền. Các macro cứng và macro mềm thường có độ phức tạp của MSI và LSI, chẳng hạn như mạch ghép kênh, mạch so sánh và mạch đếm. Macro cứng được định nghĩa bởi nhà sản xuất dưới dạng các mẫu cell cơ bản. Khi so sánh các macro mền được đặc trưng hóa bởi người thiết kế, như việc chỉ ra độ rộng các bit trong mạch so sánh hai ngõ vào chẳng hạn.

2. Cell chuẩn (Standard cell): - Các linh kiện cell chuẩn không có khái niệm về cell cơ bản và không có thành phần nào được sản xuất trước trên chip silicon. Nhà sản xuất tạo ra các mặt nạ tùy thuộc khách hàng cho từng giai đoạn của quá trình sản xuất chip, có nghĩa là silicon được tận dụng hiệu quả hơn nhiều so với các dải cổng. Nhà sản xuất cung cấp các thư viện macro cứng và macro mềm chức những phần tử có độ phức tạp của LSI và VLSI , chẳng hạn như bộ điều khiển, ALU và bộ vi xử lý. Ngoài ra thư viện macro mền còn chứa nhiều mạch chức năng RAM mà ta không thể thực hiện được một cách có hiệu quả các linh kiện dải cổng; Mạch chức năng ROM thường được thực hiện hiệu quả hơn trong các mẫu cell cơ bản.
Quy trình như lưu đồ hình sau:

II. Quy trình thiết kế dựa trên FPGA (Field Programmable Gate Array): Dải cổng lập trình được dạng trường là linh kiện được sản xuất hoàn chỉnh nhưng vẫn duy trì được tính độc lập với thiết kế. Mỗi nhà sản xuất FPGA đều đăng ký độc quyền các kiến trúc FPGA của mình. Tuy nhiên, những kiến trúc này sẽ bao gồm một số khối logic lập trình được và những khối này được nối với nhau bằng các ma trận chuyển mạch lập trình được.
Để cấu hình cho một linh kiện cho một chức năng cụ thể, những ma trận chuyển mạch này được lập trình để định tuyến các tín hiệu giữa nhiều khối logic riêng rẽ. Như vậy với các tính năng của ASIC và FPGA sẽ được chọn lựa tùy vào giá thành của sản phẩm.
Tuy nhiên với FPGA, việc lập trình thường dễ dàng và nhanh chóng, chức năng tùy thuộc khách hàng. Hơn nữa các FPGA cho phép việc bố trí bo mạch in bằng công cụ CAD được tiến hành, trong khi thiết kế bên trong FPGA vẫn đang hoàn tất. Thủ tục này cho phép ta kiểm tra sự tích hợp phần cứng và phần mền. Nếu việc kiểm tra hệ thống thất bại, thiết kế này có thể được sửa đổi và linh kiện khác FPGA được lập trình ngay lập tức với chi phí tương đối thấp. Với các chip FPGA và CPLD dạng SSP (lập trình ngay trên hệ thống) hiện nay, việc lập trình lại sẽ hoàn toàn dễ dàng với chi phí không đáng kể. Với những lý do trên, các thiết kế thường trước tiên hướng đến FPGA để kiểm tra hệ thống và có thời gian sản xuất nhỏ. Kế đến, thiết kế được định hướng lại đến một ASIC để sản xuất ở quy mô lớn hơn. Các thỏa hiệp thiết kế phải được xem xét khi định hướng lại từ FPGA sang ASIC. Thí dụ như thời gian giữ dài có thể không bao giờ xuất hiện trong ASIC do tốc độ thực hiện chức năng được cải tiến.

Bạn có đam mê ngành thiết kế vi mạch và bạn muốn có mức lương 1000 usd cùng lúc bạn